岗位职责:
1、负责编写模块设计方案,微架构,RTL实现,验证
2、负责模块的系统集成,case编写,性能分析,FPGA验证
3、负责模块的面积、性能、功耗、时序等的优化
4、参与数字前端的全部流程,配合后端工程师完成时序收敛及流片前的规则检查
任职要求:
1、微电子相关专业,研究生学历,三年以上工作经验(优秀者可放宽)
2、精通verilog语言
3、熟悉前端设计流程,掌握主流开发,验证和流程工具
4、有成功流片经验,熟悉SOC及系统架构,低功耗设计,芯片DFT流程者优先
5、有USB及DDR等模块设计经验者优先
6、具有良好的沟通、学习能力与团队合作精神
更新时间: 2024/11/29
更新时间: 2024/11/29
更新时间: 2024/11/29
更新时间: 2024/11/28
更新时间: 2024/11/28